日本研发出半导体“芯粒”集成化关键技术，可改善成品率

据日经中文网报道，日本东京工业大学及AOI Electronics等研究团队开发出了连接功能不同的多个半导体芯片、使其像一个芯片一样工作的关键技术。该技术可以提高芯片的集成密度和电气特性，改善成品率。

报道指出，过去，芯粒之间的连接大多使用被称为“中介层（Interposer）”的中间基板。中介层的主流是硅基板，但这种基板在电气特性、定位精度、成本等方面存在问题。

而此次的技术优势在于能以最小限度的元素实现芯粒之间或者芯粒与外部的连接。可以轻松提高芯粒的集成密度，或者改善电气特性，而且容易进行连接的定位。另一个优点是能够提高使芯粒与外部实现电气连接的布线的高频特性和散热性能。

当前，随着芯片制程的演进，由于设计实现难度更高，流程更加复杂，芯片全流程设计成本大幅增加，“摩尔定律”日趋放缓。

在此背景下，Chiplet（芯粒或小芯片）被业界寄予厚望，或将从另一个维度来延续摩尔定律的“经济效益”。有业内观点认为，Chiplet可以大幅提高大型芯片的良率；有利于降低设计的复杂度和设计成本；有望降低芯片制造的成本。

今年3月，AMD、Arm、ASE、英特尔、高通、三星和台积电等半导体厂商以及Google Cloud、Meta、微软等十余家科技行业巨头共同成立了通用小芯片互联（UCIe）产业联盟，旨在推广UCIe技术标准，构建完善生态，使之成为异构封装小芯片未来片上互联标准，其成员是半导体、封装、IP供应商、代工厂、Chiplet设计等各个领域的领导厂商。